Cite No. 2

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-209752

(43)Date of publication of application: 07.08.1998

(51)Int.CI.

H03B 5/12

(21)Application number : 09-024288

(71)Applicant: NEW JAPAN RADIO CO LTD

(22)Date of filing:

22.01.1997


(72)Inventor: KIMIJIMA MASAYUKI

(54) OSCILLATION CIRCUIT CONFIGURED AS MICROWAVE INTEGRATED CIRCUIT

(57)Abstract

PROBLEM TO BE SOLVED: To obtain an optimum oscillating state at a selected frequency, even when a resonance frequency of a resonance circuit is selected over a wide frequency range.

SOLUTION: An externally mounted terminal 2 is placed to a gate of a control FET 3, and a resonance circuit 16 is connected to the terminal 2. A series connection circuit of a 1st feedback capacitor 6(C1) and a 1st switch FET 17, and a series connection circuit of a 2nd feedback capacitor (C2)18 and a 2nd switch FET 19 are connected in parallel between a source of the FET 3 and a ground. Thus, the switching FETs 17, 19 are turned on/off with gate control voltages VG2, VG3 to change, e.g. the feedback capacitance values to be 3 types and the oscillating state optimal for the 3 kinds of resonance frequencies is obtained. Furthermore, number of feedback capacitors and switch FETs is arbitrary.



LEGAL STATUS

[Date of request for examination]

09.05.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出端公園香号

特開平10-209752

(43)公開日 平成10年(1999)8月7日

(51) Int-CL* H08B 5/12 裁別記号

ΡI

HOSB 6/12 E

審査課準 京館水 結束項の数1 FD (全 5 頁)

(21) 四個掛号

(22) HIRES

\$\$**95**\$\$\$9 - 24259

平成9年(1997)1月22日

(71) 出席人 000191238

新日本無格於式会社

東京都中央区日本開催山町8条10号

(73) 完明者 音鳥 正幸

埼玉県上福岡市福岡二丁目1番1号 名日

本建設株式会社川磁製作所向


(74)代磁人 弁磁士 路方 係人

(54) 【無明の名称】 マイクロ被撃和監路化発振回路

(57)【要約】

【蹂躙】 共振国路の共振層波数を広い周波数範囲で選 択する場合でも、選択した周波数で最適な発症状態が得 **ちれるようにする。**

【解決手段】 発援用FET3のゲートには、外付け用 増于2が配置され、この増于2に共振回路16が接続さ れる。CのFET3のソースと接地との間に、第1帰還 容量6(CI)と第1スイッチ用ドET17を直列に接 統したもの、第2帰還容量(C2) 18と第2スイッチ 用FET19を直列に接続したものを、並列に配置す る。 これによれば、これらスイッチ用FET17、19 をゲート和御電圧VQ、VG3でオンオフさせることによ り、何えば帰還容量値を3種類に変化させ、3種類の共 毎周波数に最適な発掘状態を得ることができる。なお、 上記帰還容量及びスイッチ用FETの数は任意である。



(2)

特男平10-209752

【特許請求の範囲】

【肺末項 1 】 共振四路が接続される発輸用電界効果トランジスタと、

この電界効果トランジスタのソース側又はドレイン側に 配置される場点容量と、を形成するマイクロ波巣側回路 化発揮回路において、

上駅発展用電界効果トランジスタのドレイン例又はソース側に、とのドレイン・ソース間を増進又は非認過として上記録標容量値を変化させるためのスイッチ用トランジスタを配配したことを特徴とするマイクロ液系領回路 10 化発揮回路。

【発明の評価な説明】

[0001]

【発明の属する技術分野】本発明はマイクロ液量偏回器 化発振回路、特に共振回路が外付けとされるマイクロ液 モノリシックIC(MMIC)化された発振回路であっ て、底に凝固で異なる周波数を選択する共振回路が接続 可能となるマイクロ液準備回路化発振回路に関する。 【0002】

【従来の技術】マイクロ被集領回路化(Microwave ! C) 発展回路として、例えばMM!C(Microwave Mono Inthic IC)発展回路があり、この回路はガリウム強 素(GaAs)チップ上に発振回路を集領回路化したも のである。

【0003】図5には、従来のMMIC化発無図路の一般が示されており、図において、共振周波数10の共無図路1は整子をを介して外付けされ、発展用FET3のゲート(G)に接続される。このFET3のゲートには、チョークコイル4を介してゲートバイアス倫子5が配置され、このゲートバイアス後子5からでトバイアスペロが供給される。このFET3のツース、(C)には、変素のConcettationのアース、(C)には、変素のConcettationのアース、(C)には、変素のConcettationのMMA

(S)には、容量値C1の情差容量8が接換との間に接続されると共に、チョークコイル7が接地との間に接続される。

【0004】一方、上記FET3のドレイン(D)に、チェークコイル9を介してドレインバイアス選子10が 配置され、このドレインバイアス選子10からドレイン バイアスVDが供給される。また、このドレインには、 整合回路11及び直流防止用キャバンタ12を介して負 向抵抗13が接続される。

【9995】上記の様成によれば、図6で示すコルピックの益本発銅回路が影成される。即ち、新要のマイクロ技帯の発練用設弦様において十分な発頻能力を持つように、上記FBT3のゲート幅(W1)が決定されるが、このゲート幅にはほ比例してゲート・ソース間に図5に示す容量値Cq5の内部容量14が与えられる。従って、図6に示されるように、上記内部容量(Cq5)14と場項答案(C1)6とを含んでコルピッツ形発鏡回路が提成される。そして、この発掘回路は、外付けされる発鏡回路1で得られる共振回波数10で発掘するととにな

[0006]

【発明が解決しようとする課題】しかしながら、上記従
本のMM | C化発展理器では、共振回路1の共振解放数
を広い総団で選択可能とした場合には、上記場演客量6
の符章値C1が固定値であるため、最適な発展状態が得
られないという問題があった。即ち、上述したように、上記発振用FET3のゲート値(W1)で決定される内
都容量(C中)14との兼ね合いから、共振回収放10
をその上下の帯域において広い範囲で任意に選択する場合には、これに合せて上記局面の費金の容量値を増減する必要がある。

【9997】例えば、英根周波数を上記10より低くした場合は、上記骨間容量6の容置値を大きくし、逆に上記10より高くした場合は、容量値を小さくし、それぞれの発録周波数において最適な発展状態となるように、帰還容置6の容量値を変化させなければならない。従って、固定の容率値で1となる場道容量6では、最適な発振周波数を広い範囲で得ることは困難であった。

【0008】本発明は、上記問題点を解決するためにな されたもので、その目的は、共振適路の共長日波数を広 い周波数絶闘で選択する場合でも、選択した周波数で最 選立発掘状態を得ることができるマイクロ波楽院回路化 発振回路を提供することにある。

[0009]

【課題を解決するための手段】上記目的を達成するために、本発明は、共振回路が接続される発展用電界効果トランジスタのソース値又はドレイン側に配置される帰還容費と、を形成するマイクロ放集級回路化発展回路に対いて、上記発展用電界効果トランジスタのドレイン側又はソース側に、このドレイン・ソース間を装置又は非場理として上記場項容貴値を変化させるためのスイッチ用トランジスタを配置したことを特徴とする。

【0010】上記の機成によれば、例えば場場容量を2 つ形成し、これらの場层容量が切り替えられるようにス イッテングドミTを2個配置することにより、帰道容量 として3つの容量値を選択することができる。従って、 外付け等で接続される共振回路で広い周波数範囲を用い た場合でも、選択された周波数に最適な発気状態を得る ことが可能となる。

[0011]

【発明の実施の形態】図1には、本発明の実施形態の第1例であるマイタロ波集積回路(MMIC)化発展回路の構成が示されており、この第1例は2つの帰還容量を選択的に使用できるようにしたものである。図1において、従来と同様に、外付け用端子2に、例えば共規回路16が接続されるように構成され、この過子2は発展用FET3のゲート(G)に接続される。このFET3のア

スVciを与えるゲートバイアス蝎子5が容量され、との FET3のソースには、チョークコイル7が提地との間 に接続される。

【9912】一方、上起FET3のドレイン (D) に は、チョークコイル9を介して、ドレインバイアスVD を供給するドレインバイアス増予10が配置され、かつ 整合回路11及び直流防止用キャパンタ12を介して貴 南抵抗13が接続される。また、上記FET3のゲート 姫(W1)にほぼ比例して、そのゲート・ソース間に容 登留Cosの内部容置14が与えられている。

【0013】そうして、第1例では、上記FET3のソ ース(S)と競地との間に、容量値C1 の第1倍置容量 8と第1スイッチ用FBT17を直列に接続したもの、 容素値C? 〈例えばC2 <C1 〉の第2帰歴容量18と 第2スイッチ用FET19を収列に接続したものを、並 列に配置する。即ち、上記スイッチ用FET17、18 のドレイン側に各場還容量6、18を配置してソース側 を接地し、上記第1スイッチ用FET17のゲートにゲ ート副御窓圧Vczを供給するゲート副御窓圧増子20が ・ト劉御電圧VGSを供給するゲート制御電圧起子21が 接続される。

【0014】また、上記各スイッチ用をET17、19 のそれぞれのドレインと接地の間に、図示のように、チ ォークコイル22、23が配置される。

【0015】上記のスイッグ用FBT17、19では、 それぞれのゲート制御管圧協予20.21から、オン商 圧Vorのゲート副御湾圧VGZ、VGJを供給することによ り、導通状態となり、このFBT17、19のそれぞれ のドレイン・ソース間が短継する。一方、ピンチオフ編 30 圧Vpのゲート制御電圧VG2、VG3を供給するととによ り、季淳遺状態となって、このFET17、19のそれ それのドレイン・ソース間が複数状態となる。

【0016】従って、上記ゲート制御電圧についてVQ ■Von、VG3■Vpとしたとき、発採用FET3のソー スと接地との間の全体の帰道容量Cfは、第1帰還容量 6のみが有効となり、C f = C1 となる。また、上記に おいて、Vマ=Vゥ、VG3=Vonとしたときは、第2帰 **昼容量 18 のみが有効となり、全体の帰還容量ですは、** 方が得効となって、CI=C1 + C2 となる。

【0017】実鉱形感例では、上記C1, C2を、C2 <C1 <C1 + C2 となる値に設定しており、上記共振 回路 1 6 の共振周波数が、例えば 1 1 . 12 、 13.(『 1<f2 <f3)の3強りに選択される場合には、CR □ C1 のとき周波数 f2 . C f = C2 のとき回波数 f3 、C f = C1 + C2 のとき周波数 f 1 で回路が昼週に

発展するような循に設定される。このようにして、第1 例は、上記図6に示すコルビッツの基本発験回路が形成 される。

【0018】上記第1例の構成によれば、まず外付けの 共保国路16で12の共保周波数を選択した場合は、ゲ -ト斛御電圧増子20。21から、V cz(ゲート制御電 E) = Von. VG)= V pが供給され、第1場最容量6の 容置部C1 と内部容量値Casの存在により、因波数f2 において最適な発動状態が得られる。また、13 の共産 関放数を選択した場合は、ゲート制御電圧組子20,2 Lから、VC=Vp、VG3=Vonが供給され、第1帰還 容置18の容量語C2と内部容量値Casの存在により、 国放験 () において最適な発電状態が得られ、 (1の共 毎周政教を選択した場合は、VQ=VG3=Vcnが供給さ れ、両方の帰還容置値C1 + C2 と内部容量値Cosの存 在により、周浪散了1 において最適な発症状態が得られ

【9019】图2には、実施形態の単2例に係るMM! C化発展回路の構成が示されており、この算2例は3つ の帰還容量を選択的に使用できるようにしたものであ る、基本的な構造は、第1例と同様であり、この第1例 の構成に加えて、発展用FET3のソースと接地との間 接筆され、上記第2スイッテ用FET19のゲートにグ 25 に、容量値C3 の第3場置容量26と第3スイッテ用F ET27を、俺の帰還容量6.18及びスイッチ用FE T17.19と並列網係に配置する。そして、上記第3 スイッチ用FET27のゲートに、副御舊圧Vc4を与え るゲート制御備子28が設けられ、ドレインには、チョ ークコイル29沖配置される。

【0020】上記録2例の構成によれば、スイッチ用ド ET17、19、27の導造・非導道の動作により、全 体の帰還容置CずをC1、C2 、C3 、C1 +C2 、C 2 + C3 , C1 + C3 , C1 + C2 + C3 の7値に設定 するととができ、少なくとも7つの共振回波数において 最適な発氨状態を得ることができる。なお、この第2例 と同様にして、上記帰還容量及びスイッチ用FETを4 個以上配慮し、數多くの周波数に対し最進発症状態を得 ることも可能である。

【0021】図3には、実施形態の第3例に係るMM! C化発掘回路の構成が示されている。この第3例では、 第1帰還容置6と第2帰還容置18を設けるが、この第 2措属容置18のみにスイッチ用FET19 (及びチョ ークコイル23)を配慮し、このスイッチ周FET19 Cf=C2となり、反にV@=V@=V∞とすれば、両 40 にゲート制御電圧V@を与えるゲート制御電圧婚子30 を設けたものである。

> 【3922】この第3例によれば、スイッチ用FBT! 9の導通・非導通の動作により、帰還容量C f をC1. C1 + C2 の2つの値に設定することができ、2つの共 織周波数において最適な発版状態を得ることができる。 【0023】図4には、実施形態の第4例のMMIC化 発振国路の機成が示されており、この例では、第1帰還 容量6を直接接地し、この第1帰還容量6を切り替える ように、スイッチ用FBT31及びゲート制御館圧絶子 90 32を配置する。

(4)

特別平10-209752

【0024】これによれば、スイッテ用FBT31が非端遺状態のとき、容量値C1に基づた発展器として動作するが、スイッテ用FET31が導道状態のときば、発練用FBT3のソースは直接接通されるため発展が停止することになる。

【0925】上配実施収勢例では、発採用FBT3のソース側に提慮容量(6、18、26)及びスイッチ用FET(17、19、27、31)を配慮した例を示したが、これらの部村を発援用FBT3のドレイン側に配置し、ドレイン側とソース側の配置関係を逆にした様成と 10 するととも可能である。

[0026]

【高野の協果】以上顧明したように、本発明によれば、 発展用電界効果トランジスタのソース側又はドレイン側 に、信意容量を形成するマイクロ液準側回路化発掘回路 において、場置容量と共化少なくとも一つのスイッチ用 トランジスタを配置し、ゲート制御電圧を刺廻して上記 場置容量値を変化させるようにしたので、共振周波数を 広い周波数凝囲で選択する場合でも、選択した周波数で 最適な発展状態が得られ、それぞれの共振周波族等で安 20 定した発展が実現できるという利点がある。 *

*【図画の簡単な影明】

【図1】本発明の実施影響の割1例に係るマイクロ液準 構図路化発展回路の様式を示す回路図である。

【図2】実施影響の第2例に係る発展図路の推成を示す 図路図である。

【関3】実施形態の第3例に係る発振回路の様式を示す 回路回である。

【図4】 完複形態の第4例に係る発振回路の機能を示す 回路図である。

【図6】発来のマイクロ教皇帝回発化発展日報の構成を 示す回路図である。

【図6】コルビックの参本発展回路の構成を示す回路図である。

【符号の説明】

1、16 … 共振回路.

2 … 外付け用機子、

3 ··· 免録用FET、


6、18,26 … 帰還容費、

11 … 整合国路、


14 … ゲート・ソース間内部容量,

17. 19, 27, 31 -- スイッチ用FET。


[図1]








【図3】





【図4】



(5)

待時平10-209752





This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
□ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.